ict测试程式整理流程

日期:2020-09-19 17:14
浏览次数:3460
摘要:

ICT测试程式整理流程

 

1.  将待整理程式拷贝到安装好了测试软件的电脑并调用它;

2.  进入元件编辑画面后按‘ALT+S’以实际值排序(TR程式中的跳线、电阻、电容按实际值排序,DQ按名称排序);

3.  根据BOM将无元件项SKIP并标示/NC

4.  JP测试步骤设成区域,实际值全改为4JP/+-30%后按‘ALT+F9’整个区域测试一遍(不放板的情况下),再将不佳项目SKIP并在每项的元件名后加上‘/NP’即同点号项;

5.  将程式中A/B点中点号为‘0’的项目SKIP并在每项的元件名后加上‘/NP’即无点号项;

6.  再将保险、跳线项的实际值改为2JP/+10%-60%

7.  将小电阻的标准值改大如:2O改为3O3.3O改为5O+30%-80%、大于10O小于100O的改为+-30%,小于47KO的用D1模式大于47KO的用CV模式测试;

8.  电阻并联的标示出来,大电阻并小电阻的大余十陪以的大电阻不可测

9.  18PF以下的电容直接SKIP220PFC以下的电容用A5测试,其它PF级的电容用A4测试;

10.              再将电容项逐一接‘ALT+J’查看并联情况,若有并联的则在元件后标上所并元件,并视情况是SKIP或修改标准值;

11.              若有测电容极性,一般要做两步来测;

12.              电感以感量测试上下限30% 一般以2JP测试,上限10% 下限60%   (客户要求)

13.              LEDLV延时58,实际值3V,标准值1.8V;

14.              普通D做正反两步来测,Q用两步DT,另加一步饱和导通测试
ict测试程式整理流程

 

粤公网安备 44030602001522号