JATG定义及可测试功能

JATG定义及可测试功能
JTAG(Joint Test Action Group；联合测试工作组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
JTAG接口形式及定义:
有三种接品方式: 14针JTAG接口 , 20针JTAG接口 ,10针JTAG接口

14针JTAG接口

1 、 13 　 VCC 接电源

2 、 4 、 6 、 8 、 10 、 14 　 GND 接地

3 　nTRST 　测试系统复位信号

5 　TDI 　测试数据串行输入

7 　TMS 　测试模式选择

9 　TCK 　测试时钟

11　TDO 　测试数据串行输出

12　NC 　未连接

20针JTAG接口

1　VTref 　目标板参考电压，接电源

2 VCC 　接电源

3 nTRST 　测试系统复位信号

4、6、8、10、12、14、16、18、20 　GND 接地

5 TDI 　测试数据串行输入

7 TMS 　测试模式选择

9 TCK 　测试时钟

11 RTCK 　测试时钟返回信号

13 TDO 　测试数据串行输出

15 nRESET 　目标系统复位信号

17 、 19 NC 　未连接

10针JTAG接口

仿真器端口 AVR端口备1. TCK TCK

2. NC NC

3. TDO TDO

4. Vtref VCC

5. TMS TMS

6. nSRST RESET

7. NC / Vsupply NC / VCC JTAG ICE仿真器：VCC；JTAG ICE mkII仿真器：NC

8. nTRST NC ATMEL尚且保留该端口，如今暂不使用它，未来可能会使用

9. TDI TDI

10.GND GND
JTAG接口定义:

具有JTAG口的芯片都有如下JTAG引脚定义：

TCK——测试时钟输入；

TDI——测试数据输入，数据通过TDI输入JTAG口；

TDO——测试数据输出，数据通过TDO从JTAG口输出；

TMS——测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。

可选引脚TRST——测试复位，输入引脚，低电平有效。

含有JTAG口的芯片种类较多，如CPU、DSP、CPLD等。

JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。
JTAG接口的功能:
1,边界扫描测试,
     BSDL验证
    测试程序调试
    硬件调试
    可测试性优化
    故障可测率提升
2,基础结构测试
    连接测试
    i / o连接测试
   边界扫描/飞针测试
   内存访问
   集群逻辑测试
   i / o测试组件
   模拟I / o测试
   开短路测试
   烧录自检
FPGA-assisted RAM访问测试
FPGA-assisted比特误码率测试(BERT)
3,功能模拟测试
内部芯片测试
集群测试
基板输出输出测试
Core-assisted RAM访问测试
Core-assisted系统总线测试
core-assisted i / o测试
4,IC编程/烧录
CPLD/ FPGA编程
边界扫描flash编程
微控制编程
芯片核心flash编程
FPGA flash编程

上一篇：JTAG/Boundary Scan tests
下一篇：PCI-7300A多功能数据采集卡，USB数据采集模块.